A New Multi-Rate Clock and Data Recovery Circuit

  • Erick Guerrero Grupo de Diseño Electrónco Instituto de Investigación en Ingeniería de Aragón (I3A) Universidad de Zaragoza
  • Carlos Sánchez-Azqueta Grupo de Diseño Electrónco Instituto de Investigación en Ingeniería de Aragón (I3A) Universidad de Zaragoza
  • Cecilia Gimeno ICTEAM Institute, Université Catholique de Louvain, Louvain-la-Neuve, Belgium

Resumen

A new bit rate adaptive clock and data recovery circuit able to operate in a range from 3.125 Mb/s to 2.5 Gb/s is presented in this work. It is designed in a standard CMOS technology, fed with a single supply voltage of 1.8 V and has a maximum power consumption of 140 mW.
Sección
Artículos (Tecnologías de la Información y las Comunicaciones)