WCET con cache de instrucciones bloqueable y Lock-MS

Autores/as

  • Alba Pedro-Zapater Instituto de Investigación en Ingeniería de Aragón (I3A), Departamento de Informática e Ingeniería de Sistemas, Universidad de Zaragoza
  • Clemente Rodríguez Dpt. Arquitectura y Tecnología de Computadores, Universidad del País Vasco
  • Juan Segarra Instituto de Investigación en Ingeniería de Aragón (I3A), Departamento de Informática e Ingeniería de Sistemas, Universidad de Zaragoza
  • Rubén Gran Instituto de Investigación en Ingeniería de Aragón (I3A), Departamento de Informática e Ingeniería de Sistemas, Universidad de Zaragoza
  • Víctor Viñals-Yúfera Instituto de Investigación en Ingeniería de Aragón (I3A), Departamento de Informática e Ingeniería de Sistemas, Universidad de Zaragoza

DOI:

https://doi.org/10.26754/jji-i3a.201711951

Resumen

En sistemas de tiempo real es imprescindible analizar tiempos de ejecución de peor caso (WCET) de tareas, especialmente difícil con memorias cache. Nuestra propuesta automatiza dicho análisis mediante el método Lock-MS para caches de instrucciones bloqueables. Esto permite analizar programas complejos, variando arbitrariamente los parámetros hardware o software relevantes.

Descargas

Los datos de descargas todavía no están disponibles.

Descargas

Publicado

2017-06-01

Cómo citar

Pedro-Zapater, A., Rodríguez, C., Segarra, J., Gran, R., & Viñals-Yúfera, V. (2017). WCET con cache de instrucciones bloqueable y Lock-MS. Jornada De Jóvenes Investigadores Del I3A, 5(1). https://doi.org/10.26754/jji-i3a.201711951

Número

Vol. 5: Actas de la VI Jornada de Jóvenes Investigadores del I3A - 2 de junio de 2017

Sección

Artículos (Tecnologías de la Información y las Comunicaciones)