Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos

Autores/as

  • Guillermo Díez Señorans Universidad de Zaragoza - Departamento de Ingeniería Electrónica
  • M. García Bosque Grupo de Diseño Electrónico (GDE)
  • Sánchez Azqueta Miguel Grupo de Diseño Electrónico (GDE)
  • Celma Pueyo Santiago Grupo de Diseño Electrónico (GDE)

DOI:

https://doi.org/10.26754/jji-i3a.003611

Resumen

En este trabajo se propone la implementación de una arquitectura de funciones físicas no clonables (PUF) de osciladores de anillo en FPGA, y se proporciona un ejemplo de uso en la identificación de dos FPGA Zynq 7000.

Descargas

Publicado

2019-05-20

Número

Sección

Artículos (Tecnologías de la Información y las Comunicaciones)