Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos
DOI:
https://doi.org/10.26754/jji-i3a.003611Resumen
En este trabajo se propone la implementación de una arquitectura de funciones físicas no clonables (PUF) de osciladores de anillo en FPGA, y se proporciona un ejemplo de uso en la identificación de dos FPGA Zynq 7000.
Descargas
Los datos de descargas todavía no están disponibles.
Descargas
Publicado
2019-05-20
Cómo citar
Díez Señorans, G., Bosque, M. G., Miguel, S. A., & Santiago, C. P. (2019). Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos. Jornada De Jóvenes Investigadores Del I3A, 7. https://doi.org/10.26754/jji-i3a.003611
Número
Sección
Artículos (Tecnologías de la Información y las Comunicaciones)
