Avances en la síntesis de alto nivel para la generación de hardware en FPGA: Modelos y programabilidad

Autores/as

  • Maria Angélica Dávila Guzmán Estudiante
  • Rubén Gran Tejero
  • María Villarroya Gaudó
  • Darío Suárez Gracia

DOI:

https://doi.org/10.26754/jjii3a.4903

Resumen

Mejorar el rendimiento en sistemas de cómputo ha impulsado el uso de aceleradores como FPGAs. Este trabajo presenta 2 propuestas que aúnan  su programabilidad y rendimiento utilizando síntesis de alto nivel, HLS, con FPGAs: 1) A través del análisis y modelado de las unidades funcionales generadas por los compiladores, con énfasis en la memoria y 2) Implementando frameworks que permitan el uso eficiente de los recursos de las FPGA en dominios  específicos como  la visión por computador.

Descargas

Los datos de descargas todavía no están disponibles.

Descargas

Publicado

2020-12-22

Número

Sección

Artículos (Tecnologías de la Información y las Comunicaciones)