

# Optimización de una PUF de oscilador en anillo en una FPGA

Raúl Aparicio-Téllez, Miguel Garcia-Bosque, Guillermo Díez-Señorans y Santiago Celma

Grupo de Diseño Electrónico (GDE), I3A, Universidad de Zaragoza, Pedro Cerbuna 12, 50010, España, [r.aparicio@unizar.es](mailto:r.aparicio@unizar.es)




Instituto Universitario de Investigación en Ingeniería de Aragón  
Universidad Zaragoza




## 1 ¿Qué es una PUF?

**Función Físicamente no-Clonable (PUF):** entidad física con una funcionalidad desafío-respuesta que depende de las variaciones estocásticas inherentes al proceso de fabricación de los dispositivos.




## 3 RO-PUF




## 2 Métricas de calidad

**Unicidad:** se comparan las respuestas de dos PUF en dos dispositivos distintos. Se mide con la Inter-HD. Idealmente será 50%.




**Reproducibilidad:** compara la respuesta de una PUF en un mismo dispositivo en distintos instantes. Se mide con Intra-HD. Idealmente será 0%.



**Identificabilidad (EER):** probabilidad simultánea de que un intento de identificación resulte en falsa aceptación (FAR) o falso rechazo (FRR).

## 4 Implementación en FPGA


En casi todas las aplicaciones, se considera que las *slices* de la FPGA son iguales en funcionalidad, velocidad y potencia. Sin embargo, hemos observado que al implementar una **RO-PUF** en una **FPGA** algunos parámetros resultan **críticos**. Se estudian **cuatro restricciones**:



+ crítico


- $R_0$  Conexionado RO: automático ( $R_0=0$ ) o idéntico ( $R_0=1$ )
- $R_1$  Ubicación *slice*: *Slice*(0) ( $R_1=0$ ) o *Slice*(1) ( $R_1=1$ )
- $R_2$  Tipo *slice*: M ( $R_2=0$ ) o L ( $R_2=1$ )
- $R_3$  Ubicación CLB: L ( $R_3=0$ ) o R ( $R_3=1$ )

- crítico



## 5 Resultados


### Efecto del conexionado ( $R_0$ )



- Desaparece un dominio frecuencial.
- Desaparecen efectos de borde.
- Dos dominios frecuenciales (*Slices* 0 y 1).
- Se mantiene la correlación espacial.

### Efecto de la *slice* y el CLB ( $R_1, R_2, R_3$ )

$R_1$	$R_2$	$R_3$	$\bar{f}$ (MHz)	$\sigma_{\bar{f}}/\bar{f}$
0	0 (M)	0 (L)	$585.70 \pm 0.22$	0.037 %
	1 (L)	1 (R)	$586.54 \pm 0.26$	0.044 %
1	0 (L)	0 (L)	$593.20 \pm 0.25$	0.043 %
	1 (L)	1 (R)	$592.45 \pm 0.23$	0.039 %
1	1 (L)	0 (L)	<b><math>620.04 \pm 0.22</math></b>	<b>0.035 %</b>
		1 (R)	$620.03 \pm 0.24$	0.039 %




### Propuesta de optimización

- Optimización ( $R_0=1, R_1=1, R_2=1$  y  $R_3=0$ ):

Métrica	RO-PUF Opt.	RO-PUF No-Opt.
<Inter-HD> (%)	$42.0 \pm 0.2$	$18.7 \pm 0.2$
<Intra-HD> (%)	$0.66 \pm 0.07$	$0.32 \pm 0.05$
<b>EER</b>	<b><math>1.07 \cdot 10^{-11}</math></b>	<b><math>6.56 \cdot 10^{-5}</math></b>

- La optimización mejora notablemente la identificabilidad de la PUF ( $\downarrow$  EER).



## 6 Conclusiones

- La **arquitectura** de la **FPGA** y el **conexionado** de los osciladores modifica su frecuencia y, por tanto, afecta a la **calidad** de la **PUF**.
- La **optimización** propuesta ( $R_0=1, R_1=1, R_2=1$  y  $R_3=0$ ) **disminuye** notablemente la **probabilidad** de errores **falso rechazo** y errores de **falsa aceptación**.