

Optimización de una PUF de oscilador en anillo en una FPGA

Raúl Aparicio-Téllez, Miguel Garcia-Bosque, Guillermo Díez-Señorans y Santiago Celma

Grupo de Diseño Electrónico (GDE), I3A, Universidad de Zaragoza, Pedro Cerbuna 12, 50010, España, r.aparicio@unizar.es




Instituto Universitario de Investigación en Ingeniería de Aragón
Universidad Zaragoza




1 ¿Qué es una PUF?

Función Físicamente no-Clonable (PUF): entidad física con una funcionalidad desafío-respuesta que depende de las variaciones estocásticas inherentes al proceso de fabricación de los dispositivos.




3 RO-PUF




2 Métricas de calidad

Unicidad: se comparan las respuestas de dos PUF en dos dispositivos distintos. Se mide con la Inter-HD. Idealmente será 50%.




Reproducibilidad: compara la respuesta de una PUF en un mismo dispositivo en distintos instantes. Se mide con Intra-HD. Idealmente será 0%.



Identificabilidad (EER): probabilidad simultánea de que un intento de identificación resulte en falsa aceptación (FAR) o falso rechazo (FRR).

4 Implementación en FPGA


En casi todas las aplicaciones, se considera que las *slices* de la FPGA son iguales en funcionalidad, velocidad y potencia. Sin embargo, hemos observado que al implementar una **RO-PUF** en una **FPGA** algunos parámetros resultan **críticos**. Se estudian **cuatro restricciones**:



+ crítico


- R₀** Conexionado RO: automático (R₀=0) o idéntico (R₀=1)
- R₁** Ubicación *slice*: *Slice*(0) (R₁=0) o *Slice*(1) (R₁=1)
- R₂** Tipo *slice*: M (R₂=0) o L (R₂=1)
- R₃** Ubicación CLB: L (R₃=0) o R (R₃=1)

- crítico



5 Resultados


Efecto del conexionado (R₀)



- Desaparece un dominio frecuencial.
- Desaparecen efectos de borde.
- Dos dominios frecuenciales (*Slices* 0 y 1).
- Se mantiene la correlación espacial.

Efecto de la *slice* y el CLB (R₁, R₂, R₃)

R ₁	R ₂	R ₃	\bar{f} (MHz)	$\sigma_{\bar{f}}/\bar{f}$
	0 (M)	0 (L)	585.70 ± 0.22	0.037 %
0		1 (R)	586.54 ± 0.26	0.044 %
	1 (L)	0 (L)	593.20 ± 0.25	0.043 %
		1 (R)	592.45 ± 0.23	0.039 %
1	1 (L)	0 (L)	620.04 ± 0.22	0.035 %
		1 (R)	620.03 ± 0.24	0.039 %




Propuesta de optimización

- Optimización (R₀=1, R₁=1, R₂=1 y R₃=0):

Métrica	RO-PUF Opt.	RO-PUF No-Opt.
<Inter-HD> (%)	42.0 ± 0.2	18.7 ± 0.2
<Intra-HD> (%)	0.66 ± 0.07	0.32 ± 0.05
EER	1.07·10⁻¹¹	6.56·10⁻⁵

- La optimización mejora notablemente la identificabilidad de la PUF (↓ EER).



6 Conclusiones

- La **arquitectura** de la **FPGA** y el **conexionado** de los osciladores modifica su frecuencia y, por tanto, afecta a la **calidad** de la **PUF**.
- La **optimización** propuesta (R₀=1, R₁=1, R₂=1 y R₃=0) **disminuye** notablemente la **probabilidad** de errores **falso rechazo** y errores de **falsa aceptación**.