Díez Señorans, G. et al. 2019. Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos. Jornada de Jóvenes Investigadores del I3A. 7, (May 2019). DOI:https://doi.org/10.26754/jji-i3a.003611.