Paralelización de transistores de GaN en etapas de alta corriente, baja tensión y alta frecuencia

Authors

  • Carlos Ríos Ferrer
  • Carlos Bernal Ruiz
  • Francisco José Pérez Cebolla
  • Álex Puyal Ventura
  • Mª Teresa Maza Luengo
  • Alfonso Latre Gayán

DOI:

https://doi.org/10.26754/jji-i3a.202613398

Abstract

Este trabajo analiza la paralelización de transistores GaN HEMT (EPC2305). El impacto de las inductancias parásitas sobre el reparto de corriente y el equilibrio térmico se estudia mediante caracterización experimental del comportamiento en conmutación y la distribución térmica, proponiendo criterios de layout para su minimización entre dispositivos paralelos.

Downloads

Download data is not yet available.

Downloads

Published

2026-07-17

Issue

Vol. 14 (2026): Actas de la XV Jornada de Jóvenes Investigadores e Investigadoras del I3A - 9 de junio de 2026

Section

Artículos (Tecnologías Industriales)

License

Copyright (c) 2026 Carlos Ríos Ferrer, Carlos Bernal Ruiz, Francisco José Pérez Cebolla, Álex Puyal Ventura, Mª Teresa Maza Luengo, Alfonso Latre Gayán

Creative Commons License

This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License.

How to Cite

Ríos Ferrer, C., Bernal Ruiz, C., Pérez Cebolla, F. J., Puyal Ventura, Álex, Maza Luengo, M. T., & Latre Gayán, A. (2026). Paralelización de transistores de GaN en etapas de alta corriente, baja tensión y alta frecuencia. Jornada De Jóvenes Investigadores Del I3A, 14. https://doi.org/10.26754/jji-i3a.202613398