Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos - Díez Señorans, Guillermo; Bosque, M. García; Miguel, Sánchez Azqueta; Santiago, Celma Pueyo (Jornada de Jóvenes Investigadores del I3A, 2019)
En este trabajo se propone la implementación de una arquitectura de funciones físicas no clonables (PUF) de osciladores de anillo en FPGA, y se proporciona un ejemplo de uso en la identificación de dos FPGA Zynq 7000.