Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos

Authors

  • Guillermo Díez Señorans Universidad de Zaragoza - Departamento de Ingeniería Electrónica
  • M. García Bosque Grupo de Diseño Electrónico (GDE)
  • Sánchez Azqueta Miguel Grupo de Diseño Electrónico (GDE)
  • Celma Pueyo Santiago Grupo de Diseño Electrónico (GDE)

DOI:

https://doi.org/10.26754/jji-i3a.003611

Abstract

En este trabajo se propone la implementación de una arquitectura de funciones físicas no clonables (PUF) de osciladores de anillo en FPGA, y se proporciona un ejemplo de uso en la identificación de dos FPGA Zynq 7000.

Downloads

Download data is not yet available.

Downloads

Published

2019-05-20

How to Cite

Díez Señorans, G., Bosque, M. G., Miguel, S. A., & Santiago, C. P. (2019). Implementación de arquitectura ROPUF en FPGA para identificación segura de dispositivos. Jornada De Jóvenes Investigadores Del I3A, 7. https://doi.org/10.26754/jji-i3a.003611

Issue

Vol. 7: Actas de la VIII Jornada de Jóvenes Investigadores del I3A - 6 de junio de 2019

Section

Artículos (Tecnologías de la Información y las Comunicaciones)